一、需硬件提供的資料

1、準確無誤的原理圖包括書面文件和電子檔以及無誤的網(wǎng)絡表；

2、帶有元件編碼的正式BOM。對于封裝庫中沒有的元件硬件工程師應提供DATASHEET 或?qū)嵨铮?并指定引腳的定義順序；

3、提供PCB 大致布局圖或重要單元、核心電路擺放位置。提供PCB 結(jié)構(gòu)圖，應標明PCB 外形、安裝孔、定位元件、禁布區(qū)等相關(guān)信息；

二、基本設計要求

1、1A以上大電流元件、網(wǎng)絡；

2、重要的時鐘信號、差分信號以及高速數(shù)字信號；

3、模擬小信號等易被干擾信號；

4、其它特殊要求的信號；

三、特殊要求說明

1、差分布線、需屏蔽網(wǎng)絡、特性阻抗網(wǎng)絡、等延時網(wǎng)絡等；

2、特殊元件的禁止布線區(qū)、錫膏偏移、阻焊開窗以及其它結(jié)構(gòu)的特殊要求；

3、細閱讀原理圖，了解電路架構(gòu)，理解電路的工作條件；

4、與硬件工程師充分交流的基礎(chǔ)上，確認PCB 中關(guān)鍵的網(wǎng)絡，了解高速元件的設計要求；

四、定元器件的封裝

1、打開網(wǎng)絡表，將所有封裝瀏覽一遍，確保所有元件的封裝都正確無誤并且元件庫中包含所有元件的封裝，網(wǎng)絡表中所有信息全部大寫，一面載入出問題，或PCB BOM 不連續(xù)，元件具體命名按公司規(guī)范統(tǒng)一命名；

2、標準元件全部采用公司統(tǒng)一元件庫中的封裝；

3、元件庫中不存在的封裝，應讓硬件工程師提供元件DATASHEET 或?qū)嵨镉蓪Ｈ私◣觳⒄垖Ψ酱_認；

五、建立PCB 板框

1、根據(jù)PCB 結(jié)構(gòu)圖，或相應的模板建立PCB 文件，包括安裝孔、禁布區(qū)等相關(guān)信息；

2、尺寸標注。在鉆孔層中應標明PCB 的精確結(jié)構(gòu)，且不可以形成封閉尺寸標注；

六、導入網(wǎng)絡表

1、導入網(wǎng)表并排除所有載入問題，每個EDA軟件有區(qū)別，具體如何處理可以查詢相關(guān)教程；

2、如果使用EDA軟件，網(wǎng)表須導入兩次以上（沒有任何提示信息）才可以確認導入無誤；

七、PCB布局

1、首先要確定參考點。一般參考點都設置在左邊和底邊的邊框線的交點（或延長線的交點）上或印制板的插件的第一個焊盤；

2、一但參考點確定以后，元件布局、布線均以此參考點為準。布局推薦使用10-25MIL 網(wǎng)格；

3、根據(jù)要求先將所有有定位要求的元件固定并鎖定；

4、布局的基本原則：

① 遵循先難后易、先大后小的原則；

② 布局可以參考硬件工程師提供的原理圖和大致的布局，根據(jù)信號流向規(guī)律放置主要原器件； 

③ 總的連線盡可能的短，關(guān)鍵信號線最短；

④ 強信號、弱信號、高電壓信號和弱電壓信號要完全分開；

⑤ 高頻元件間隔要充分；

⑥ 模擬信號、數(shù)字信號分開；

5、相同結(jié)構(gòu)電路部分應盡可能采取對稱布局；

6、按照均勻分布、重心平衡、版面美觀的標準來優(yōu)化布局；

7、同類型的元件應該在X 或Y 方向上一致。同一類型的有極性分立元件也要力爭在X 或Y 方向上一致，以便于生產(chǎn)和調(diào)試；

8、元件的放置要便于調(diào)試和維修，大元件邊上不能放置小元件，需要調(diào)試的元件周圍應有足夠的空間。發(fā)熱元件應有足夠的空間以利于散熱。熱敏元件應遠離發(fā)熱元件；

9、雙列直插元件相互的距離要大于2 毫米。BGA 與相臨元件距離大于5 毫米。阻容等貼片小元件元件相互距離大于0.7 毫米。貼片元件焊盤外側(cè)與相臨插裝元件焊盤外側(cè)要大于2 毫米。壓接元件周圍5 毫米不可以放置插裝原器件。焊接面周圍5 毫米內(nèi)不可以放置貼裝元件；

10、集成電路的去偶電容應盡量靠近芯片的電源腳，高頻最靠近為原則。使之與電源和地之間形成回路最短；

11、旁路電容應均勻分布在集成電路周圍；

12、元件布局時候，使用同一種電源的元件應考慮盡量放在一起，以便于將來的電源分；。

13、用于阻抗匹配目的的阻容器件的放置，應根據(jù)其屬性合理布局；

① 匹配電容電阻的的布局要分清楚其用法，對于多負載的終端匹配一定要放在信號的最遠端進行匹配；

②聯(lián)匹配電阻布局時候要靠近該信號的驅(qū)動端，距離一般不超過500MIL；

14、調(diào)整字符。所有字符不可以上盤，要保證裝配以后還可以清晰看到字符信息。所有字符在X 或Y 方向上應一致。字符、絲印大小要統(tǒng)一；

15、放置PCB 的MARK 點；

八、PCB布線

1、布線優(yōu)先次序

① 密度疏松原則:從印制板上連接關(guān)系簡單的器件著手布線，從連線最疏松的區(qū)域開始布線，以調(diào)節(jié)個人狀態(tài)；

②核心優(yōu)先原則:例如DDR RAM等核心部分應優(yōu)先布線，類似信號傳輸線應提供專層、電源、地回路；其他次要信號要顧全整體，不可以和關(guān)鍵信號相抵觸；

③關(guān)鍵信號線優(yōu)先:電源、模擬小信號、高速信號、時鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線；

2、地線回路規(guī)則:

環(huán)路最小規(guī)則，即信號線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積要盡可能小，環(huán)面積越小，對外的輻射越少，接受外界的干擾也越小。針對這一規(guī)則， 在地平面分割時，要考慮到地平面與重要信號走線的分布，防止山丁地平面開槽等帶來的問題:在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，增加一些必要的過孔，將雙面信號有效連接起米，對一些關(guān)鍵信號盡量采用地線隔離，對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜；

3、竄擾控制：

PCB上不同網(wǎng)絡之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用。克服竄擾的主要措施是加大平行布線的間距，遵循3W規(guī)則；

4、屏蔽保護：

對應地線回路規(guī)則，實際上也是為了盡量減小信號的回路面積，多用于一些比較重要的信號，如時鐘信號，同步信號:對一些特別重要，頻率特別高的信號，應該考慮采用銅軸電纜屏蔽結(jié)構(gòu)設計，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結(jié)合；

5、走線方向控制規(guī)則：

相鄰層的走線方向成正交結(jié)構(gòu)，避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾;當由于板結(jié)構(gòu)限制難以避免出現(xiàn)該情況，特別是信號速率較高時，應考慮用地平面隔離各布線層，用地信號線隔離各信號線；

6、阻抗匹配規(guī)則：

同一網(wǎng)絡的布線寬度應保持一致， 線寬的變化會造成線路特性阻抗的不均勻，當傳輸?shù)乃俣容^高時會產(chǎn)生反射，在設計中應該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結(jié)構(gòu)時，可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度；

7、走線長度控制規(guī)則：

走線長度控制規(guī)則即短線規(guī)則，在設計時應該盡量讓布線長度盡量短，以減少走線長度帶來的干擾問題，特別是一些重要信號線， 如時鐘線，務必將其振蕩器放在離器件很近的地方。對驅(qū)動多個器件的情況，應根據(jù)具體情況決定采用何種網(wǎng)絡拓樸結(jié)構(gòu)；

8、倒角規(guī)則：

PCB設計中應避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時工藝性能也不好。所有線與線的夾角應≥135°；

9、電源與地線層的完整性規(guī)則：

對于導通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大；

10、3W規(guī)則：

為了減少線間竄擾，應保證線間距足夠大，當線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達到98%的電場不互相干擾，可使用10W規(guī)則；

11、20H規(guī)則：

由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊緣效應。可以將電源層內(nèi)縮，使得電場只在接地層的范圍內(nèi)傳導。以一個H(電源和地之間的介質(zhì)厚度)為單位，若內(nèi)縮20H 則可以將70%的電場限制在接地邊沿內(nèi);內(nèi)縮100H則可以將98%的電場限制在內(nèi)；

九、安排疊層順序

1、在高速數(shù)字電路中，電源與地層應盡量靠在一起，中間不安排布線。所有布線層都盡量靠近一平面，優(yōu)先選擇地平面作為隔離層；

2、為了減少信號間的干擾，相臨布線層信號走向應相互垂直，如果無法避免同一方向則應極力避免相臨信號層同一方向的信號重疊；

3、可以根據(jù)需求設置幾個阻抗層，阻抗層要按要求標注清楚，注意參考層的選擇，將所有有阻抗要求的信號安排在阻抗層上面；

十、設置線寬、線距

1、當信號平均電流比較大的時候，需要考慮線寬與電流的關(guān)系，具體情況可以參考下表，不同厚度、不同寬度的銅鉑的載流表:

2、 過孔焊盤與孔徑的設置可以參照下表: